收藏本站
收藏 | 手机打开
二维码
手机客户端打开本文

基于扫描的at-speed测试的设计与实现

王丹  李少青  刘蓬侠  徐长明  
【摘要】:当工艺进入深亚微米以下,随着芯片频率的逐渐提高,传统的测试方法已经不能满足当前高速芯片的测试需求,电路传输延迟引发的延迟故障模型已成为现代高速芯片考虑的主要故障模型,因此全速(at-speed)测试对大型集成电路显得尤为重要。本文介绍了一款通用高速CPU的at-speed测试以及在该测试过程中对一些特殊问题的处理方法。特别是针对在生成测试扫描链、调试扫描链、测试压缩链以及综合前后过程中遇到的一些具体问题,提出了相应的解决方案。

知网文化
【相似文献】
中国期刊全文数据库 前20条
1 李佳;胡瑜;李晓维;王伟;;SCANGIN:一种降低扫描测试中动态功耗的方法[J];计算机辅助设计与图形学学报;2006年09期
2 ;微捷码发表Talus ATPG与Talus ATPGX片上扫描链压缩新产品[J];电子元器件应用;2007年12期
3 虞致国;魏敬和;杨兵;;一种复杂SoC可测性的设计与实现(英文)[J];电子器件;2009年02期
4 张磊;于晓辉;刘冲;;JTAG测试中扫描链的配置问题研究[J];电光与控制;2010年06期
5 孙博;黑勇;乔树山;;基于数字电视基带SoC芯片的可测性设计[J];电视技术;2010年07期
6 谢永乐,王玉文,陈光;减少数字集成电路测试时间的扫描链配置[J];仪器仪表学报;2005年05期
7 程云波;方葛丰;;基于边界扫描技术的电路板可测性设计分析[J];电子测量技术;2007年07期
8 张炜杰;陈亦灏;沈怿皓;赖宗声;段春丽;;一个基于扫描方法的DFT设计与实现[J];微电子学与计算机;2008年05期
9 肖忠辉,商松;扫描测试和扫描链的构造[J];微电子技术;1998年Z1期
10 张晋;韩可;;利用ARM7TDMI的JTAG接口验证SoC的方法研究[J];中国科技信息;2007年16期
11 王飞;胡瑜;李晓维;;扫描链故障确定性诊断向量生成算法[J];计算机辅助设计与图形学学报;2009年01期
12 吴刚,王立志;减小SoC系统测试功耗的方法[J];世界电子元器件;2005年02期
13 郑德春;姚庆栋;刘鹏;余巧燕;;嵌入式模拟器中的JTAG应用[J];浙江大学学报(工学版);2006年01期
14 李锐;杨军;吴光林;凌明;;基于数据流图划分的低峰值功耗扫描测试[J];电路与系统学报;2006年01期
15 郭慧晶;苏志雄;周剑扬;;基于ATPG的无线接入芯片的可测试性设计[J];现代电子技术;2006年24期
16 虞致国;魏敬和;;基于JTAG的SoC芯片调试系统设计[J];电子与封装;2007年07期
17 杨兵;魏敬和;王国章;虞致国;;SOC芯片DFT研究与设计[J];电子与封装;2009年01期
18 欧阳一鸣;刘娟;梁华国;陈田;;一种基于选择触发的低功耗扫描链结构[J];计算机工程与应用;2010年01期
19 虞致国;魏敬和;;一种SoC片上调试与可测性的整合设计[J];电子与封装;2010年02期
20 刘明云,李桂祥,张贤志;基于边界扫描的板级动态扫描链路设计策略[J];现代雷达;2005年01期
中国重要会议论文全文数据库 前10条
1 王丹;李少青;刘蓬侠;徐长明;;基于扫描的at-speed测试的设计与实现[A];第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集(A辑)[C];2011年
2 陈治国;徐勇军;李晓维;;基于概率分析的扫描测试功耗研究[A];第十届全国容错计算学术会议论文集[C];2003年
3 王飞;胡瑜;李晓维;;一种确定性扫描链故障诊断向量的生成方法[A];第五届中国测试学术会议论文集[C];2008年
4 胡瑜;韩银和;李华伟;吕涛;李晓维;;基于对平衡的SOC测试调度算法[A];第三届中国测试学术会议论文集[C];2004年
5 俞洋;彭喜元;;基于部分重叠片段的并行测试封装设计[A];2009中国仪器仪表与测控技术大会论文集[C];2009年
6 韩银和;李华伟;李晓维;;芯片的失效分析及基于其的测试调度技术[A];第十届全国容错计算学术会议论文集[C];2003年
7 程伟;崔小乐;;基于蚁群算法的SOC测试存取机制和测试壳联合优化[A];第五届中国测试学术会议论文集[C];2008年
8 杨兵;姜岩峰;张东;;混合信号集成电路边界扫描测试技术的实现[A];第十九届测控、计量、仪器仪表学术年会(MCMI'2009)论文集[C];2009年
9 张国栋;;应对深亚微米SOC的设计技术[A];2003中国通信专用集成电路技术及产业发展研讨会论文集[C];2003年
10 王伟征;邝继顺;尤志强;刘鹏;;一种基于扫描子链轮流扫描捕获的低费用BIST方法[A];第六届中国测试学术会议论文集[C];2010年
中国博士学位论文全文数据库 前10条
1 邓立宝;SOC测试时间优化技术研究[D];哈尔滨工业大学;2012年
2 王伟;VLSI扫描测试中的低功耗测试方法研究[D];合肥工业大学;2007年
3 俞洋;系统芯片测试优化关键技术研究[D];哈尔滨工业大学;2008年
4 王永生;系统级芯片(SoC)可测试性结构及其优化的研究[D];哈尔滨工业大学;2006年
5 李杰;低功耗内建自测试(BIST)设计技术的研究[D];东南大学;2004年
6 邵晶波;SoC测试资源优化方法研究[D];哈尔滨工程大学;2008年
7 张金林;SoC的层次式测试方法研究[D];华中科技大学;2007年
8 周清军;嵌入式SRAM的优化设计方法与测试技术研究[D];西安电子科技大学;2009年
9 方建平;SoC低成本测试技术与实现方法研究[D];西安电子科技大学;2006年
10 童建农;深亚微米/纳米V-SOI MOSFET的建模与模拟[D];华中科技大学;2004年
中国硕士学位论文全文数据库 前10条
1 刘鹏;基于扫描链阻塞技术的低费用测试方法研究[D];湖南大学;2011年
2 王泽成;基于扫描链阻塞技术的时延测试低费用方法研究[D];湖南大学;2011年
3 张云;基于扫描链阻塞技术降低测试费用的方法研究[D];湖南大学;2010年
4 丁夏;蓝牙芯片的综合实现与验证[D];西安电子科技大学;2009年
5 陈业荣;系统级芯片的可测性设计研究[D];吉林大学;2007年
6 刘娟;SoC测试中的低功耗与数据压缩方法研究[D];合肥工业大学;2009年
7 王君虎;高性能可测试性电路设计[D];上海交通大学;2010年
8 刘劲松;基于扫描链的FPGA互连测试[D];复旦大学;2010年
9 罗成谞;动态扩展相容性扫描树[D];湖南大学;2010年
10 刘蓓;三维集成电路测试时间的优化方法研究[D];合肥工业大学;2011年
中国重要报纸全文数据库 前10条
1 中科院计算技术研究所 张 伸;在设计中引入测试理念[N];计算机世界;2004年
2 ;未来几年的关键技术[N];中国计算机报;2001年
3 杭州电子科技大学微电子 CAD研究所 孙玲玲 彭嵘;信号完整性对EDA工具的挑战[N];计算机世界;2005年
4 ;发展SOC面临的主要问题[N];中国电子报;2001年
5 诸玲珍;ESD无处不在 保护元件各显所长[N];中国电子报;2007年
6 本报记者 冯晓伟;“909”升级改造:立足国内寻求突破[N];中国电子报;2010年
7 魏少军;超深亚微米集成电路设计[N];中国电子报;2002年
8 本报记者 冉永平;何为深亚微米集成电路[N];人民日报;2003年
9 ;光通信芯片将趋向于采用CMOS工艺[N];中国电子报;2009年
10 主持人 赵艳秋;低功耗、DFM及高速接口是65/40纳米设计重点[N];中国电子报;2008年
 快捷付款方式  订购知网充值卡  订购热线  帮助中心
  • 400-819-9993
  • 010-62982499
  • 010-62783978