基于FPGA高速同步HDLC通信控制器设计

【摘要】：HDLC协议是一个在同步网上传输数据、面向比特的,具有冗余度低等特点的,在通信领域中应用最广泛的链路层协议之一。本文介绍了实现HDLC通信协议的主要模块——CRC模块及‘0'比特插入模块的FPGA的实现方法,CRC校验模块主要采用状态机的设计方法,而‘0'比特插入模块主要利用FIFO来实现,为HDLC通信控制器的设计提供了新思路。

下载App查看全文

下载全文更多同类文献

PDF全文下载

CAJ全文下载

(如何获取全文？欢迎：购买知网充值卡、在线充值、在线咨询)

CAJViewer阅读器支持CAJ、PDF文件格式，AdobeReader仅支持PDF格式

	快捷付款方式		订购知网充值卡	订购热线	帮助中心
	微信支付支付宝银行卡	知网卡在线购卡更多>>	免费送卡上门银行汇款购卡邮局汇款购卡	400-819-9993 010-62982499 010-62783978	常见问题在线咨询阅读器下载	充值中心知网卡新手指南