一种高速混合结构加法器的设计

【摘要】：采用改进的 Knawles 树前缀运算单元,结合行波进位加法器、进位选择加法器、超前进位加法器和并行前缀加法器的优点,提出了一种混合结构的加法器。这种混合结构能大幅度提高加法器的运算速度而面积延时积也有明显下降。利用 SMIC0.18um CMOS 标准单元工艺库综合后,32位混合结构加法器时延仅为 0.91ns。

下载App查看全文

下载全文更多同类文献个人查重>>智能排版>>

PDF全文下载

CAJ全文下载

(如何获取全文？欢迎：购买知网充值卡、在线充值、在线咨询)

CAJViewer阅读器支持CAJ、PDF文件格式，AdobeReader仅支持PDF格式

	【相似文献】
	【相似文献】

中国重要会议论文全文数据库

前1条

1	仲先海;徐金甫;;一种高速混合结构加法器的设计[A];2007北京地区高校研究生学术交流会通信与信息技术会议论文集（上册）[C];2008年

中国硕士学位论文全文数据库

前1条

1	周德金;32位高速浮点乘法器设计技术研究[D];江南大学;2008年

	快捷付款方式		订购知网充值卡	订购热线	帮助中心
	微信支付支付宝银行卡	知网卡在线购卡更多>>	免费送卡上门银行汇款购卡邮局汇款购卡	400-819-9993 010-62982499 010-62783978	常见问题在线咨询阅读器下载	充值中心知网卡新手指南